Cip A10X iPad Pro Baharu Didedahkan sebagai Pertama Dikilangkan Menggunakan Proses 10nm TSMC

Dengan pelancaran model iPad Pro baharu di WWDC tahun ini, Apple memperkenalkan peranti 10.5 inci dan 12.9 inci baharu yang kedua-duanya didatangkan dengan Cip Fusion A10X, yang dikatakan memberikan prestasi CPU 30 peratus lebih pantas berbanding iPad Pro generasi sebelumnya model dan prestasi grafik 40 peratus lebih pantas. Proses pembuatan yang Apple mengarang cip itu tidak pernah jelas, tetapi sekarang TechInsights telah mengesahkan bahawa cip A10X dibina menggunakan proses FinFET 10-nanometer.

Secara khusus, cip itu dibina menggunakan proses FinFET 10-nanometer baharu Syarikat Pembuat Semikonduktor Taiwan, menjadikan A10X cip 10-nanometer TSMC pertama yang muncul dalam peranti pengguna. Sebagai perbandingan, A9 dan A10 dibina menggunakan proses 16-nanometer, A8 menggunakan proses 20-nanometer, dan A7 menggunakan proses 28-nanometer. Sebagai AnandTech menegaskan, A9, A8, dan A7 adalah semua cip iPhone yang memulakan nod proses baharu pada masa pembuatannya, jadi tidak jelas mengapa Apple memutuskan untuk mengarang cip siri X generasi pertengahan dalam iPad pada proses baharu nod kali ini.

Imej melalui TechInsights
Berbanding dengan piawaian SoC sebelumnya yang tiada dalam siri X, A10X (96.4mm kuasa dua) adalah 24 peratus lebih kecil daripada A10 (125mm kuasa dua) dan 9 peratus lebih kecil daripada A9 (104.5mm kuasa dua). Untuk cip siri X sebelumnya, A10X adalah 34 peratus lebih kecil daripada A9X dan 20 peratus lebih kecil daripada A6X. 'Dengan kata lain, Apple tidak pernah membuat SoC iPad sekecil ini sebelum ini,' AnandTech dijelaskan.

Akhirnya apa yang dimaksudkan ini ialah dari segi reka bentuk dan ciri, A10X adalah agak mudah. Ia merupakan produk pembersih paip yang sesuai untuk proses baharu, dan produk yang ditujukan untuk memanfaatkan sepenuhnya penjimatan ruang die berbanding membelanjakan penjimatan tersebut untuk ciri/transistor baharu.

TechInsights ' die shot mendedahkan beberapa butiran tentang pelan lantai A10X, termasuk 12 kluster GPU di sebelah kiri dan teras CPU di sebelah kanan, tetapi sebaliknya tangkapan itu tidak cukup bersih untuk menarik maklumat lanjut tentang cip yang belum dimiliki oleh Apple. disahkan. SoC 'konservatif' dikatakan sebahagian besarnya serupa dengan SoC A9X, dengan sedikit perbezaan: A10X termasuk 3 pasangan teras CPU Fusion, naik daripada 2 pada A10 dan A9X, dan telah melihat bonjolan dalam cache L2 kepada 8MB , meningkat daripada 3MB pada A9X.

Imej melalui AnandTech
GPU melekat dengan 12 kluster, dilihat dalam pelan lantai, yang juga dimiliki oleh A9X, bermakna 'satu-satunya perubahan besar ialah teras CPU.' Jadi A10X lebih berkuasa daripada A9X pada pengurangan ketara dalam saiz cetakan, seperti biasa dengan proses pembuatan Apple. Satu pengesahan yang ditawarkan oleh pukulan mati nampaknya Apple masih menggunakan seni bina PowerVR Teknologi Imaginasi dalam SoC A10X. April lalu, Apple memberitahu pengeluar ia akan berhenti menggunakan teknologi grafiknya dalam perantinya dalam masa dua tahun, kerana syarikat Cupertino sedang membangunkan cip pemprosesan grafik bebasnya sendiri.

Pada bulan Mac dilaporkan bahawa TSMC sedang bersiap sedia untuk memulakan pengeluaran pada cip A11 iPhone 8, dan selepas kelewatan pengeluaran itu telah dimulakan secara rasmi , juga menggunakan proses FinFET 10-nanometer pengeluar. Secara umum, lonjakan kepada 10-nanometer dan bukannya 16-nanometer akan menghasilkan cip yang lebih cekap kuasa, menghasilkan pengalaman pengguna yang lebih tajam.

Untuk TSMC, proses FinFET 10-nanometer diramalkan sebagai nod jangka pendek, kerana dikatakan bahawa pengeluar sedang bersiap sedia untuk melompat ke proses 7-nanometer pada 2018. Pengeluar lain, termasuk Samsung dan Intel, dipercayai akan tetap dengan 10-nanometer sebagai proses fabrikasi utama mereka untuk sedikit lebih lama daripada TSMC.